

POWER SOURCE SWITCHING CIRCUIT

Patent number:

JP5258584

Publication date:

1993-10-08

Inventor:

NAKADE TOSHIMITSU

Applicant:

SHARP CORP

Classification: - international:

G11C16/06; H03K17/693

- european:

Application number:


JP19920052490 19920311

Priority number(s):

Abstract of JP5258584

PURPOSE:To prevent the backgates of a first and a second MOS transistors from a floating state in the power source switching circuit for alternatively supplying the voltages of the first power source line to which a voltage is supplied only when necessary and the second power source line to which a voltage is supplied at all times utilizing the first and the second MOS transistors,

CONSTITUTION:A connection switching circuit 14 is provided so as to switch the connections of the backgates of the first and the second MOS transistors 1, 3 from the high voltage power source line 2 to a low voltage power source line 4 if an external power source terminal for supplying a power source to a high voltage power source line 2 becomes an open terminal. The connection switching circuit 14 consists of a voltage detecting circuit 15 for detecting the presence or absence of the voltage on the high voltage source line 2 and the third and the fourth p-channel MOS transistors 16, 17 for switching the connections of the backgates of the first and the second MOS transistors 1, 3 from the high voltage power source line 2 to a low voltage power source line 4 when the absence of the voltage is detected by the voltage detecting circuit 15.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁(JP)

(12)公開特許公報 (A) (11)特許出願公開番号

FΙ

特開平5-258584

(43)公開日 平成5年(1993)10月8日

(51) Int. C1.5

識別記号

庁内整理番号

技術表示簡所

G 1 1 C 16/06

H 0 3 K 17/693

D 8221-5 J

9191 - 5 L

G 1 1 C 17/00

309 D

審査請求 未請求 請求項の数4

(全5頁)

(21)出願番号

(22)出願日

特願平4-52490

平成4年(1992)3月11日

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 中出 敏光

大阪府大阪市阿倍野区長池町22番22号 シ

ヤープ株式会社内


(74)代理人 弁理士 佐野 静夫

(54) 【発明の名称】電源切換回路

(57)【要約】

【目的】 必要時のみ電圧が供給される第1の電源ライ ンと常時電圧が供給される第2の電源ラインとからの電 圧を、夫々第1、第2MOSトランジスタを用いて択一 選択的に供給させる電源切換回路において、その第1、 第2MOSトランジスタのバックゲートがフローティン グ状態にならないようにする。

【構成】 高電圧電源ライン2への電源供給を行なう外 部電源端子がオープン端子となった場合には、第1、第 2MOSトランジスタ1、3のバックゲートを高電圧電 源ライン2側から低電圧電源ライン4側に切り換え接続 する切換接続回路14を設ける。この切換接続回路14 は高電圧電源ライン2側の電圧の有無を検出する電圧検 出回路15と、この電圧検出回路15にて電圧が無くな ったことが検出されると第1、第2MOSトランジスタ 1、3のバックゲートを高電圧電源ライン2側から低電 圧電源ライン4側に切り換え接続するPチャンネルの第 3、第4MOSトランジスタ16、17とから構成す る。



20

30

1

【特許請求の範囲】

【請求項1】 ソースが必要時のみ電圧が供給される第 **1の電源ラインに接続された第1MOSトランジスタ** と、ソースが常時電圧が供給される第2の電源ラインに 接続された第2MOSトランジスタと、前記第1、第2 MOSトランジスタのドレインに接続された電圧供給ラ インと、前記第1、第2MOSトランジスタのゲートに スイッチング電圧を与えて前記第1、第2MOSトラン ジスタを択一選択的にONさせる切換駆動回路とから成 る電源切換回路において、前記第1、第2MOSトラン ジスタのバックゲートを第1の電源ライン側又は第2の 電源ライン側に切り換え接続する切換接続回路を設けた ことを特徴とする電源切換回路。

【請求項2】 前記切換接続回路は、第1の電源ライン 側の電圧の有無又は低下を検出する電圧検出回路と、こ の電圧検出回路にて電圧が無くなったこと又は低下した ことが検出されると第1、第2MOSトランジスタのバ ックゲートを第1の電源ライン側から第2の電源ライン 側に切り換え接続する切換用の索子とを含んでいること を特徴とする請求項1に記載の電源切換回路。

【請求項3】 前記切換用の索子は、前記電圧検出回路 によってONされる第3、第4MOSトランジスタであ ることを特徴とする請求項2に記載の電源切換回路。

【請求項4】 前記電圧供給ラインにE²PROMが接 続され、前記電圧供給ラインの電圧は前記E²PROM のデータの書き換え、読み出しに使用されることを特徴 とする請求項1に記載の電源切換回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電圧供給ラインに第1 の電源ラインからの電圧と第2の電源ラインからの電圧 とを択一選択的に供給させる電源切換回路に関するもの で、例えばEPROMやE²PROMの電源切換に用い て好適なものである。

[0002]

【従来の技術】従来、例えばEPROMやE2PROM 等の不揮発性メモリはその記憶索子としてMNOSトラ ンジスタが使用されており、このMNOSトランジスタ の性質から基板とゲート間にデータの読み出し時には低 い電圧を印加して動作させ、データの書き換え時には高 い電圧を印加するようになっている。従って、このよう なMNOSトランジスタで構成されたメモリにデータの 書き込みと読み出しを行なうために図2に示すような電 源切換回路が必要となる。即ち、1はソースが高電圧電 源ライン2側に接続されたPチャンネルの第1MOSト ランジスタ、3はソースが低電圧電源ライン4側に接続 されたPチャンネルの第2MOSトランジスタで、第 1、第2MOSトランジスタ1、3のバックゲート(基 板端子) は高電圧電源ライン2側に接続されている。5

続された電圧供給ライン、6は制御端子7に印加される HレベルかLレベルかの制御信号に応じたスイッチング 電圧を第1、第2MOSトランジスタ1、3のゲートに 与えて第1、第2MOSトランジスタ1、3を択一選択 的にONさせる切換駆動回路で、該切換駆動回路6は第 1、第2遅延素子(例えば、コンデンサ等)8、9と第 1、第2インバータ10、11とNAND回路12とで 構成されており、NAND回路12からの出力をスイッ チング電圧として第1MOSトランジスタ1のゲートに 供給するようになっていると共に、第1インバータ10 からの出力をスイッチング電圧として第2MOSトラン ジスタ3のゲートに供給するようになっている。ここ で、第1、第2遅延累子8、9はスイッチング電圧の切 換時に第1、第2MOSトランジスタ1、3が同時にオ ンして両電源ライン2、4がショートするのを防止する ためのもので、第1遅延素子8はNAND回路12から のスイッチング電圧をHレベルにした後に第1インバー タ10の出力をLレベルにし、第2遅延素子9は第1イ ンバータ10の出力をHレベルにした後NAND回路1 2のスイッチング電圧をLレベルにするようになってい る。そして、13は電圧供給ライン5に接続されて高電 圧電源ライン2或いは低電圧電源ライン4からの何れか の電圧が供給されるEPROMやE²PROM等の不揮 発性メモリで、該不揮発性メモリ13は第2MOSトラ ンジスタ3と電圧供給ライン5を通して低電圧電源ライ ン4から低電圧VCC(例えば、5V)が供給されると スタンバイ或いはデータの読み出しモードとなり、逆に 第1MOSトランジスタ1と電圧供給ライン5を通して 高電圧電源ライン2から高電圧VPP(例えば、12~ 15V)が供給されるとデータ書き込みモードとなる。 尚、この図2の回路全体は1つのICチップ内に形成さ れるようになっている。

[0003]

【発明が解決しようとする課題】ところで、この不揮発 性メモリ13がEPROMでEPROM単体のICとし て用いられる場合には、即ちEPROMによるメモリ機 能のみのICとして用いられる場合には、その高電圧電 源ライン 2 に外部より電源供給を行なうための外部電源 端子を設けて、この外部電源端子よりデータの書き込み モード時には12~15 Vの電圧を供給しスタンバイ或 いはデータの読み出しモード時には5Vの電圧を供給す るようになっているので、高電圧電源ライン2側に接続 された第1、第2MOSトランジスタ1、3のバックゲ ートがオープン、即ちフローティング状態になることは ない。そして、不揮発性メモリ13がE2PROMでE2 PROM単体のICとして用いられる場合も、先ず昇圧 回路を内蔵する形式のものではその昇圧回路を動作させ るか否かでデータの書き込みモード時に12~15Vの 電圧を高電圧電源ライン2に供給し、スタンバイ或いは は第1、第2MOSトランジスタ1、3のドレインに接 50 データの読み出しモード時には5Vの電圧を高電圧電源 10

30

3

ライン2に供給するようになっているので、また昇圧回路を内蔵していない形式のものではEPROMの場合と同様に外部電源端子を設けて、この外部電源端子よりデータの書き込みモード時には12~15 Vの電圧を高電圧電源ライン2に供給しスタンバイ或いはデータの読み出しモード時には5 Vの電圧を高電圧電源ライン2に供給するようになっているので、高電圧電源ライン2側に接続された第1、第2 MOSトランジスタ1、3のバックゲートがフローティング状態になると云った問題は生じない。

【0004】然し乍ら、例えば不揮発性メモリ13としてのE²PROMと共に演算処理素子等を1つのICチップ内に組み込んだ複合LSIの場合には、その高電圧電源ライン2側に常時は電圧を供給せず、その初期設定時にのみ外部電源端子より12~15Vの電圧を供給しデータの書き込みモードに設定することで必要なデータをE²PROMに書き込み、その後の実動作時は外部電源端子をオープン端子としスタンバイ或いはデータの読み出しモードとしてのみ用いる形式のものがあり、この場合高電圧電源ライン2側に接続された第1、第2MOSトランジスタ1、3のバックゲートがフローティング状態となり、ラッチアップ等の誤動作を生じる虞れがあった。

【0005】本発明はこのような点に鑑み成されたものであって、不揮発性メモリへのデータの書き込み終了後その高電圧電源ラインへの電源供給を行なう外部電源端子をオープン端子として用いる場合に、ラッチアップ等の誤動作を生じないようにした電源切換回路を提供することを目的とする。

[0006]

【課題を解決するための手段】上記した目的を達成する ため本発明では、ソースが必要時のみ電圧が供給される 第1の電源ライン (この場合、高電圧電源ライン) に接 続された第1MOSトランジスタと、ソースが常時電圧 が供給される第2の電源ライン (この場合、低電圧電源 ライン)に接続された第2MOSトランジスタと、前記 第1、第2MOSトランジスタのドレインに接続された 電圧供給ラインと、前記第1、第2MOSトランジスタ のゲートにスイッチング電圧を与えて前記第1、第2M OSトランジスタを択一選択的にONさせる切換駆動回 路とから成る電源切換回路において、前記第1、第2M OSトランジスタのバックゲートを高電圧電源ライン側 又は低電圧電源ライン側に切り換え接続する切換接続回 路を設けたものである。具体的に前記切換接続回路は、 高電圧電源ライン側の電圧の有無又は低下を検出する電 圧検出回路と、この電圧検出回路にて電圧が無くなった こと又は低下したことが検出されると第1、第2MOS トランジスタのバックゲートを高電圧電源ライン側から 低電圧電源ライン側に切り換え接続する切換用の素子と を含んでいるものであり、例えば前記切換用の素子は、

前記電圧検出回路によってONされる第3、第4MOSトランジスタであり、前記電圧供給ラインにE²PROMが接続され、前記電圧供給ラインの電圧は前記E²PROMのデータの書き換え、読み出しに使用されるものである。

[0007]

【作用】このような構成によると、高電圧電源ラインへの電源供給停止時又はその電圧低下時に切換接続回路により第1、第2MOSトランジスタのバックゲートが高電圧電源ライン側から低電圧電源ライン側に切り換え接続されることになるので、例えばE²PROMへのデータ書き込み終了後その高電圧電源ラインへの電源供給を行なう外部電源端子がオープン端子となった場合に、第1、第2MOSトランジスタのバックゲートがフローティング状態になるのが防止されることになる。

[0008]

【実施例】以下、本発明の一実施例について図面と共に 説明する。尚、従来と同一部分については同一符号を付 すと共にその説明を省略する。本実施例では高電圧電源 ライン2への電源供給を行なう外部電源端子がオープン 端子となった場合に、前記第1、第2MOSトランジス タ1、3のバックゲートを高電圧電源ライン2側から低 電圧電源ライン4側に切り換え接続する切換接続回路1 4を設けたもので、第1、第2MOSトランジスタ1、 3のバックゲートがフローティング状態になるのを防止 するようにしたものである。具体的に、切換接続回路1 4は図1に示すように高電圧電源ライン2側の電圧の有 無を検出する電圧検出回路15と、この電圧検出回路1 5にて電圧が無くなったことが検出されると第1、第2 MOSトランジスタ1、3のバックゲートを高電圧電源 ライン2側から低電圧電源ライン4側に切り換え接続す るPチャンネルの第3、第4MOSトランジスタ16、 17とから構成されている。

【0009】ここで、第3MOSトランジスタ16はソ ースが高電圧電源ライン2側に接続されドレインが第1 MOSトランジスタ1のソース側と第1、第2MOSト ランジスタ1、3のバックゲート側に接続され、また第 4MOSトランジスタ17はソースが低電圧電源ライン 4側に接続されドレインが第1、第2MOSトランジス タ1、3のバックゲート側に接続されており、電圧検出 回路15を構成する比較器18からの出力が第3MOS トランジスタ16のゲートに供給され、インバータ19 からの出力が第4MOSトランジスタ17のゲートに供 給されるようになっている。尚、この場合は電圧供給ラ イン5にE²PROMを素子とする不揮発性メモリ13 が接続された複合LSIであり、この電圧供給ライン5 の電圧はE²PROMのデータの書き換え、読み出しに 使用されるようになっており、その低電圧電源ライン 4 には常時低電圧が供給され、その高電圧電源ライン2に はE²PROMの初期設定時のみ外部電源端子より高電

圧が供給されるようになっている。

【0010】従って、このような構成ではその低電圧、 高電圧電源ライン4、2に夫々低電圧、高電圧が供給さ れている初期設定状態において、その制御端子7にLレ ベルの制御信号が印加されると、第2遅延素子9により 先ず第1インバータ10より出力されるスイッチング電 圧がHレベルになった後、NAND回路12より出力さ れるスイッチング電圧がLレベルとなる。そのため、第 2MOSトランジスタ3がOFFとなった後に第1MO Sトランジスタ1が〇Nとなって、高電圧電源ライン2 10 からの高電圧 VPP (例えば、12~15V) が第1M OSトランジスタ1のソース・ドレイン、そして電圧供 給ライン5を通して不揮発性メモリ13に供給されるこ とになり、不揮発性メモリ13はデータの書き込みモー ドとなる。そして、データの書き込み終了後その制御端 子7にHレベルの制御信号が印加されると、第1遅延素 子8により先ずNAND回路12より出力されるスイッ チング電圧がHレベル (例えば、15V) になった後に 第1インバータ10より出力されるスイッチング電圧が Lレベル (例えば、0V) となる。そのため、第1MO 20 Sトランジスタ1がOFFとなった後に第2MOSトラ ンジスタ3がONとなって、低電圧電源ライン4からの 低電圧VCC(例えば、5V)が第2MOSトランジス タ3のソース・ドレイン、そして電圧供給ライン5を通 して不揮発性メモリ13に供給されることになり、不揮 発性メモリ13はスタンバイ或いはデータの読み出しモ ードとなり、書き込んだデータを確認することができ る。そして、このような初期設定時には比較器18の出 力がLレベルにまたインバータ19の出力がHレベルに なっているので、第3MOSトランジスタ16がONに 30 また第4MOSトランジスタ17がOFFとなって、第 1、第2MOSトランジスタ1、3のバックゲートは第 3MOSトランジスタ16により高電圧電源ライン2側 に接続されている。

【0011】次に、初期設定が終了して外部電源端子が オープン端子にされ、不揮発性メモリ13をスタンバイ 或いはデータの読み出しモードのみにて用いる状態で は、高電圧電源ライン2側の電圧が無くなって比較器1 8の出力がHレベルにまたインバータ19の出力がLレ ベルとなるので、第3MOSトランジスタ16がOFF にまた第4MOSトランジスタ17がONとなって、第 1、第2MOSトランジスタ1、3のバックゲートは高 電圧電源ライン2側から第4MOSトランジスタ17に より低電圧電源ライン4側に切り換え接続されることに

【0012】以上、本実施例では高電圧電源ライン2側 の電圧が無くなったことを検出するようにしたが、その 電圧が低下したことを検出するようにしても良く、例え

ば比較器18の基準電圧を不揮発性メモリ13へのデー 夕書き込みに必要な電源電圧値に設定し、初期設定時に 高電圧電源ライン2の電圧が基準電圧よりも低下した場 合不揮発性メモリ13への書き込み不能状態であると判 定して第1、第2MOSトランジスタ1、3のバックゲ ートを低電圧電源ライン4側に切り換え接続すると共 に、制御端子7に印加される制御信号を強制的にHレベ ルとして第1MOSトランジスタ1がONとなることを 禁止し、書き込み不能状態であることを従事者に知らせ るようにしても良い。尚、制御信号を強制的にHレベル にするには、例えば比較器18又はインバータ19の出 力に応じた制御動作を行なう制御ロジックを用いて行な わせるようにすれば良い。また、本実施例では第1、第 2MOSトランジスタ1、3としてPチャンネルのもの を用いたが、Nチャンネルのものを用いるようにしても 良く、その際ホットエレクトロン効果等によるトランジ スタ劣化の防止対策を講じる必要がある。更に、本実施 例では不揮発性メモリ13としてE²PROMへの電源 供給の場合について述べたが、EPROMであっても良 く、また不揮発性メモリ以外への電源切換に用いるよう にしても良い。

[0013]

【発明の効果】上述した如く本発明に依れば、必要時の み電圧が供給される第1の電源ラインと常時電圧が供給 される第2の電源ラインからの電圧を、夫々第1、第2 MOSトランジスタを用いて択一選択的に供給させる電 源切換回路において、この第1、第2MOSトランジス タのバックゲートを第1の電源ライン側又は第2の電源 ライン側に切り換え接続するようにしているので、第 1、第2MOSトランジスタのバックゲートがフローテ ィング状態になるのを確実に防止することができ、例え ばこのような電源切換回路をEPROMやE2PROM 等の不揮発性メモリの電源切換としてその不揮発性メモ リと共に同一のICチップ内に組み込んだ場合に、誤動 作を生じない信頼性の高いICチップを実現することが できる。

【図面の簡単な説明】


【図1】 本発明の一実施例を示す図。

【図2】 従来の構成例を示す図。

【符号の説明】

- 1、3 第1、第2MOSトランジスタ
- 2、4 高電圧、低電圧電源ライン
- 5 電圧供給ライン
- 6 切換駆動回路
- 1 3 不揮発性メモリ
- 14 切換接続回路
- 15 電圧検出回路
- 16、17 第3、第4MOSトランジスタ

【図1】



【図2】

